會員1.png)
QQ交談多通道任意波形發(fā)生器
- 公司名稱：
- 更新時間：
- 所 在 地：
- 生產(chǎn)地址：
- 瀏覽次數(shù)：
- 上海昊量光電設(shè)備有限公司
- 2023-02-10 15:28:43
- 171
【簡單介紹】
【詳細(xì)說明】
多通道任意波形發(fā)生器
HDAWG多通道任意波形發(fā)生器AWG在這一級別產(chǎn)品中通道密度相對高，帶寬高達(dá)750MHz。HDAWG多通道任意波形發(fā)生器有4 / 8個直流耦合，16bit垂直分辨率的單端模擬輸出通道。 輸出可以在一個直接模式中單獨(dú)切換，具有*的噪聲性能，和一個放大模式將信號振幅提高到值5 Vpp。在保證16位輸出分辨率的同時，保證每通道2個標(biāo)記設(shè)置同步。.
LabOne®軟件基于*的編程理念，它結(jié)合了AWG的性能和靈活性和函數(shù)發(fā)生器器的易用性。獨(dú)立于平臺的LabOne用戶界面(UI)和虛擬儀器改編LabVIEW，NET，MATLAB，C，和Python支持簡單測量自動化和快速集成到現(xiàn)有的控制環(huán)境。
HDAWG關(guān)鍵特性
2.4 GSa/s, 16 bit, 750 MHz信號帶寬
5 Vpp 振幅
可擴(kuò)展到64路輸出通道
高通道密度
Trigger輸出延遲低于50ns
多頻數(shù)字調(diào)制
LabOne® AWG定序器和編序器
HDAWG應(yīng)用
核磁共振光譜
半導(dǎo)體測試
MIMO技術(shù)
HDAWG多通道任意波形發(fā)生器一款儀器，通過擴(kuò)展核心AWG功能來滿足苛刻的應(yīng)用程序的要求：附加波形存儲器，函數(shù)發(fā)生器功能，內(nèi)部振蕩器，一組脈沖計數(shù)器。
量子計算和雷達(dá)
多個HDAWG儀器可以自動同步和控制使用單一的用戶界面,使雷達(dá)和量子計算系統(tǒng)的有效擴(kuò)展,同時減少復(fù)雜性和實(shí)驗(yàn)室所需的空間。50納秒反應(yīng)時間短到外部觸發(fā)信號使量子糾錯和高保真度的方法。內(nèi)部振蕩器小化波形上傳時間,確保相位相干性,并提供一個更簡單的波形的定義。綜合脈沖計數(shù)器幫助簡化設(shè)置捕獲離子和N-V中心實(shí)驗(yàn)。
核磁共振和光譜
MR和其他光譜學(xué)應(yīng)用的信號發(fā)生在從納秒到秒的時間尺度上。HDAWG可以通過應(yīng)用變量采樣率和/或參數(shù)掃描來加速這些測量。使用數(shù)字調(diào)制，可以在一個或多個載波信號上施加一個任意的包絡(luò)，并且在不需要額外的努力的情況下保持相位一致。
半導(dǎo)體測試
嵌套排序、波形迭代和動態(tài)序列控制是實(shí)現(xiàn)大規(guī)模高通量測試信號的理想選擇。將AWG信號與函數(shù)發(fā)生器信號相乘或添加，可以擴(kuò)展可能性，幫助簡化和加速日常的測量程序。
HDAWG亮點(diǎn)集錦
高水平AWG編程
LabOne UI的設(shè)計目的是通過提供一種直觀的、易讀的形式來快速地提供硬件控制。在LabOne AWG音序器中定義了波形和序列之后，LabOne AWG編譯器將指令轉(zhuǎn)換成機(jī)器語言，并在很短的時間內(nèi)將結(jié)果傳輸?shù)接布abOne測序支持動態(tài)變化的延遲和條件分支點(diǎn)的循環(huán)。
除了標(biāo)準(zhǔn)波形外，如高斯、布萊克曼、sin函數(shù)等，LabOne包含復(fù)雜波形設(shè)計所需的所有必要的數(shù)學(xué)和陣列編輯工具。您可以輕松地添加、復(fù)制、剪切和連接波形或?qū)⑺鼈兘M織成段。從另一個工具(如MATLAB)中計算出的測量信號或波形是一個簡單的拖放操作。
多設(shè)備同步
多臺HDAWGs可以作為單一的多通道AWG進(jìn)行操作：
l 所有儀器使用一個UI/API
l 所有輸出通道同步
l 所有儀器時鐘相位鎖定
l UHF系列儀器的同步時間標(biāo)記和采樣率
當(dāng)使用多個儀器時，LabOne AWG編譯器負(fù)責(zé)將您的主序列程序分布到所有的工具中。自動觸發(fā)交換協(xié)議確保同步播放時間。使用MDS，你還可以建立一個完整的信號生成和采集系統(tǒng)，包括UHF儀器，包括600MHz器，boxcar, digitizer和AWG功能。
振蕩器，調(diào)制，相位控制
HDAWG配備了數(shù)字振蕩器，可以獨(dú)立于程控的AWG包絡(luò)信號產(chǎn)生信號的正弦載波。這意味著可以通過快的波形上傳和許多脈沖的相位相干來生成長信號。將會被寫入靜態(tài)波形的載波頻率和相位可以自由調(diào)整和掃掠。HDAWG-MF多頻選項(xiàng)增加了振蕩器的數(shù)量，使頻率和、頻率多路復(fù)用或相位循環(huán)實(shí)現(xiàn)全數(shù)字I/Q調(diào)制。在HDAWG-FG函數(shù)發(fā)生器選項(xiàng)中，調(diào)制概念擴(kuò)展到正弦載波以外的一般載波波形。
低延遲觸發(fā)和序列分支
由于低延遲的設(shè)計，HDAWG能夠在信號輸出小于50 ns的情況下產(chǎn)生它的個樣本，而在前面板上的一個觸發(fā)器輸入中檢測到一個外部觸發(fā)器。這對于量子計算的反饋實(shí)驗(yàn)至關(guān)重要，因?yàn)樵诹孔佑嬎阒校O(shè)備的性能是短暫的，而每一納秒的保存都極大地提高了實(shí)驗(yàn)結(jié)果。儀器的4或8個輸出通道可分為2或4個單元。每一組都可以單獨(dú)觸發(fā)，在將信號分配到devic的各個部分時增加靈活性。
HDAWG 規(guī)格
Arbitrary Waveform Generator | |
channels | 4 (HDAWG4 model) |
vertical resolution | 16 bit |
waveform memory per channel | 64 MSa; |
sequence memory | 16384 instructions |
waveform granularity | 8 samples |
minimum waveform length | 32 samples |
sequencer clock frequency | sampling rate divided by 8 |
sequencer instructions (playback) | play waveform (single or multi-channel), |
sequencer instructions (other) | wait constant, wait for trigger, set/get trigger state, set/get DIO state, |
sequencer control structures | repeat (1 to 223-1 or infinite), conditional branch (multi-branch) |
Wave Output | |
connector type | SMA |
output impedance | 50 Ω |
output coupling | DC |
output modes | amplified, direct |
output range (into 50 Ω) | 0.2 to 5.0 Vpp (amplified) |
offset voltage (into 50 Ω) | 0.5 × peak voltage, max. ±1.25 V (amplified) |
phase noise | |
voltage noise | 30 nV/√Hz (amplified, 5 Vpp range) |
Time & Frequency Domain Characteristics | |
frequency range, max. amplitude | 0 ? 300 MHz, 5.0 Vpp |
sampling clock source | internal, external |
sampling rate | 1.5 kSa/s to 2.4 GSa/s (internal clock) |
internal sampling clock resolution | 7 digits |
rise time (20% to 80%) | < 550="" ps="" (amplified,="" 1="" v="" step,="" 5="">pp output range) |
trigger delay to output | < 50=""> |
skew between channels | < 200="" ps="" (any="" two=""> |
skew adjustment range | 10 ns |
skew adjustment resolution | 10 ps |
Marker & Other Outputs | |
marker outputs | 2 per channel, 1 SMA output per channel on front panel, |
sampling clock output | SMA on back panel |
sampling clock output amplitude | 2 Vpp |
reference clock output | SMA on back panel |
reference clock output amplitude | 1 Vpp |
reference clock output frequency | 10 / 100 MHz |
Inputs | |
trigger inputs | 1 per channel, SMA on front panel |
trigger input impedance | 50 Ω / 1 kΩ |
trigger input amplitude range | ±5 V (50 Ω) |
trigger input threshold range | ±5 V (50 Ω) |
trigger input threshold resolution | < 0.4=""> |
sampling clock input | SMA on back panel |
reference clock input | SMA on back panel |
reference clock input frequency | 10 / 100 MHz |
Maximum Ratings | |
damage threshold | ±5 V |
damage threshold Ref input | ±5 V |
Connectivity & Others | |
digital IO (DIO) | VHDCI 68 pin female connector, |
host connection | LAN / Ethernet, 1 Gbit/s |
PC memory requirements | 4 GB+ |
PC CPU requirements | Compatibility with SSE2 instruction set required. |
operating system | See |
General | |
dimensions | 43.0 × 23.2 × 10.2 cm |
weight | 4.6 kg; 10.2 lbs |
power supply AC line | 100-240 V (±10%), 50/60 Hz |
operating temperature | +5 °C to +40 °C |
operating environment | IEC61010, indoor location, installation category II, pollution degree 2 |
operating altitude | up to 2000 meters |
請輸入產(chǎn)品關(guān)鍵字：
暫無信息 |